Nolan Johnson与沪士（WUS）公司的Greg Link共同探讨，如何从制造商的角度更好地了解可制造性设计(DFM)的适用范围。
Nolan Johnson：Greg，PCB行业中的DFM，在半导体行业中称之为布局验证。PCB行业将软件工具称为DFM，然而，我认为这个软件工具并不能完成DFM的真正功能。
Greg Link：我同意你的观点。
Johnson：从制造商的角度来看，DFM的真正含义与目前软件实现的功能之间存在哪些不匹配？
Link：根据定义，DFM应该是为提高制造性为目的，但大多数情况，只起到修复设计错误的作用，并未指导设计师如何改进PCB的制作方式，也不能明确表明制作成本或生产效率如何。这是客户真正需要的吗？这类问题并没有真正解决。我仍不知道在实际工作中如何应对这些问题，所以，我认为这是目前DFM工具的弱点。
Johnson：你说的很对。DFM的目标是为提高良率、简化制造步骤提供指导，并最大限度地延长平均故障间隔时间。如果设计规则检查只是用来确保充足的线宽、线距，那么这只是实现了一部分功能，并不能真正实现DFM目标。
Link：没错。它需要成为终端客户可以使用的独立工具。例如，4mil线宽/线距的电路板，间距内有PFE；原本有4条走线，突然出现2条间距为6mil的走线。“如果间距可以为6mil，为什么需要用4mil的间距？”与客户交谈时，不能说“这个区域很难做到4mil的间距，能把所有走线都间隔开吗？”但通常到这时，他们已经进行了所有的工程手段来证明产品会像他们想要的那样工作，而无暇考虑是否能够制造。考虑到重新设计会产生的额外的成本，他们可能会说“我们已经做了建模，一切都很好。如果你能做到这一点，请这样做；如果不能，那么我们再另作讨论。”
Johnson：这是不匹配的一部分？在我看来，DFM工具应该称为“可制造性检查”(CFM，Check For Manufacturing)，因为此阶段已经完成了设计，而不是开始就遵循可制造性原则，并直到完成整个设计。
根据您使用DFM工具的经验，能否得出DFM分析结果与提高可制造性良率之间的关系？
Link：毫无疑问这两者是有关系的。
Johnson：确实有帮助，但关键需要人们能秉持开放接受的思维才能发挥软件的作用。
Link：没错。有时会以惹恼客户为代价，因为问了他们不想被问及的问题。他们希望你简单分析，查看是否有明显问题，而不希望自己的设计被质疑。但软件也使PCB制造商摆脱了那种“嘿，如果你这样做或者那样做会怎样？”的尴尬局面，我们不想设计PCB，只是想生产PCB。有时候这类型的对话会很棘手。
Johnson：在某些情况下，我这么说可能不太公正，但设计师不太愿意被制造流程中的细节打扰。我曾听设计师说:“我已经完成了设计，按照我的设计去生产吧。”然而，线宽和线距等细小的问题是必须要处理的。CAM部门提出的问题是为了提高客户的良率，或降低客户的制造成本。
Link：的确如此。
Johnson：您常见的DFM问题有哪些？由于这些错误容易出现，所以需要立即找到。
Link：通过检查，我们经常发现的错误主要包括网表不匹配、孔数不正确、Gerber 文件中尺寸错误等。从设计中捕捉到的问题包括参考平面上的裂口、线宽/线距问题（如A区与B区的线距不一致）。例如，1.5mil厚的铜箔却有一个6mil孔径的钻孔，这些是常见的可制造性问题。
Johnson：对此WUS公司做了哪些工作，其中的亮点是什么？
Link：WUS有4家拥有不同最佳生产能力的工厂。汽车类工厂，平台较小，采用RF材料生产6~8层HDI。中国台湾工厂，平台较小，主要生产高阶HDI，一般不采用超低损耗材料，更倾向Megtron 6或同等产品。
C3是最先进的工厂，其亮点是可生产24~32层的背钻HDI，通常需要6种以上材料。C4工厂的亮点是可生产采用不同材料的10~12层PCB，且面板尺寸不超过21×24。
Johnson：4家不同的工厂具有各不相同的生产侧重点以及规则。必须在可制造性工具环境中，分别对每家工厂进行特征描述。
Link：是的。对于大多数客户，只有一家工厂，或者提前知道哪个工厂可以满足要求。因此当客户N 要求14 层PCIE卡，我们就知道要在C4工厂中生产；如果是26层HDI，则在C3工厂生产。
Johnson：你们如何帮助客户？他们对此真的感兴趣吗？
Link：他们肯定感兴趣。对于这样的客户，双方会定期会面讨论细节，这样他们就不会对设计方案感到意外。我们在前端工程、设计PCB之前与客户积极沟通，讨论最终会出现的问题，这方面我们做得很好。
Johnson：这可能需要花费很多时间。
Link：是的。
Johnson：你们还在用人工方式，而不考虑使用人工智能来帮助分析可制造性决策吗？
Link：没错，我们希望这样做。我们给客户一套规则，上面写着“这些是要遵守的规则”，竞争对手会提出另一套不同的规则。假设他们可以接受94%的良率，而我们的目标是95%的良率，此时他们的规则看起来更好，因为他们能够接受更低的良率，或者更高的可靠性风险。供应商都没有相同的标准，所以只能纸上进行对比：“WUS公司能做到吗？XYZ公司能做到，但是WUS公司不行。好吧，我们和XYZ合作吧。”
我们也希望有一些这样的讨论：“这是我们的设计，但是可以按照你们的方式做，PCB生产不是非黑即白。”可靠性讲究的是百万分之几，而良率是百分之几，除非持有相同的标准。我总是很小心地给客户技术路线图，然后问“你们能做3mil的线宽/线距吗？能做2.5 mil的线宽/线距吗？”“能”是什么意思？这是问题的一部分。这就是我们为什么不采用AI驱动模型。当然，也可以使用AI（人类能想到的计算机也能想到），但我不知道如何在有竞争对手的情况下使用AI。
Johnson：半导体和PCB有类似但不同，比如芯片封装后，可以在多种应用中使用，而PCB则不行，它是特定的设计，只能单一用途。PCB强调定制化。
Link：半导体也是同样，为特定应用定制，但产量要大得多，不会只有20块，而是数千、数十万，甚至更多。我未接触过半导体，不清楚其设计到制造的流程中是否会重新审视，“我们将进行一次测试，看看良率是多少？是否需要基于良率重新计算成本？”PCB行业不会这样做。
Johnson：半导体正进入300毫米晶圆级别，试图从晶圆中给元件挤出尽可能多的空间。产量如此之多，以至于0.5%的良率对成本来说都是相当大的变化。PCB 的生产规模通常要小得多。那么如何弥补差距呢？我想这就是PCB可制造性设计更多需要人工参与的原因。
Link：是的。因为PCB的产量较小。如果英特尔来制造主板，这将完全不同？或者，他们将使用不同的工具。我知道像他们这样的公司会不断地调研行业，探索这家公司能做什么、那家公司能做什么。他们会前往PCB生产工厂了解实际情况，关注这些公司如何处理可制造性设计问题。
Johnson：通过修改设计可使其更易于制造，并使生产成本更低。你如何向设计师描述平均水平和尖端水平？前期沟通和直接采用设计有什么不同？
Link：这是完全不同的。如果可以提前沟通达成一致，比如“理想情况下，可按这个设计方案进行生产，但当遇到问题时，不要因为这些条件而使走线宽度小于这个值。”我们可以在设计阶段就清楚说明。目前一家新客户，其设计师来自HDI，从合作开始，双方就采用这样的工作方式。这不同于直接生产，最初他并未采用单次层压再加背钻结构，而采用了积层结构。我就一直指导他们应该如何设计和修改。
这会容易很多。我们有时谈论成本，成本是高还是低？成本模型并没有反映这一点，因此这就是问题所在。在谈价格时必须非常谨慎。成本计算时我会引入AI，例如“如果我把这条走线从4.3mil调整到4.5mil，对成本会有什么影响？”比起从设计的角度去判断哪个更好，由AI去驱动会更有效。
Johnson：WUS公司是否愿意与客户分享这方面的能力？例如，你们会为他们提供DFM检查规则之类的信息吗？
Link：我们已经分享了DRC规则，包括所能达到的技术规格，以及我们能做或不能做的。但我们通常等待他们提出要求。之后，将讨论技术路线图并不断改进。我们不会说可以做A或B，而是不断转变、改进。
Johnson：作为制造商，您希望客户真正了解 DFM 的哪些方面？例如，如果他们能做这个或那个，那么对所有参与者来说都会更顺利。
Link：我希望他们明白，DFM不是非黑即白的。在设计PCB时，不是“你不能这样做，你不能那样做”而是“这样会大大影响良率，而那样对良率影响较小”。在相同尺寸的面板上，有1个3.5mil线距和5000个3.5mil线距，是完全不同的。我可以在一个位置上实现100%的良率，但是在5000个位置上，良率会下降到2%。之所以这样，是因为有基于多个实例和可能性的趋势线。
Greg Link是沪士（WUS）公司的FAE客户经理。
由于篇幅原因，本文节选刊登，更多内容可点击这里查看，文章发表于《PCB007中国线上杂志》9月号，更多精彩原创内容，欢迎关注“PCB007中文线上杂志”公众号。
