Lost your password?
Not a member? Register here

从设计到生产流程:利用工业4.0准则实现可测试性设计

一月 11, 2022 | William Webb, ASTER
从设计到生产流程:利用工业4.0准则实现可测试性设计

对于测试和设计团队而言,实现可测试性设计(design for test,简称DFT)目标非常难,因为双方都期望对方能负责管控DFT。设计和测试团队可能都属于同一家公司,也可能是一家OEM及一家EMS公司。如果设计和测试团队都能参与到DFT过程中,共同实现最高测试覆盖率和最低退货率,那么效果肯定是最好的。

640 (5)

多年以来 ,设计和测试团队都各自为政,所以两个团队之间并不能很好地沟通。某种程度上来讲,设计团队理所当然地认为测试团队会执行DFT。但通常情况下,鉴于项目期限时间紧张而且人们都在不同的地理位置工作,这就意味着一旦发现DFT问题就会为时已晚,来不及去解决或修正问题。如果等到线路板经过布局之后才开始DFT就会太晚。应该在原理图输入阶段即开始逻辑设计时进行DFT,这一步发生在PCB进行布局和布线之前。在原理图输入阶段可以检查一些关键位置,从而尽可能保证PCB是可测试的。DFT连续反馈环及了解测试覆盖率是用最低成本生产无缺陷产品的关键。
公司必须以最低的成本为客户生产出无缺陷的优质产品。难点在于如何检测到缺陷并防止缺陷出现,这样才能保证发运到客户手中的产品都是优质的。传统DFT工具一般都是从布局阶段开始使用,但此时为时已晚,一定要尽可能在产品生命周期的早期阶段就导入原理图设计数据并进行分析。

640 (1)

在开始PCB布局之前就应该确定并修正违反DFT电气准则的设计细节,从而避免高成本的重新设计。DFT电气准则可包括相关标准以及与公司要求相关并针对不同客户制定的具体检查项目。有了集中的知识数据库,就不会再重复犯相同的错误。

640 (2)

要在原理图输入阶段、PCB布局之前确定测试点要求,这样就可以减少不必要的测试接触点需求、节省PCB板面空间,尤其是对于高密度PCB而言。测试前要模拟测试策略,包括测试与检测设备的任意组合,实现最大测试覆盖率。特定组合能提供电气准则分析、测试点分析、测试策略优化以及仅根据原理图信息完成的测试成本建模。这样做可以形成用于优化PCB布局的有价值的指南。
一旦完成了PCBA布局,就要执行机械DFT分析,以确认需要测试接触的网不会受到阻焊层、元件外形和相邻探针等限制因素的影响。
生产测试模型
测试覆盖率是通过结合使用测试与检测设备,可检测出缺陷的百分比。初通率(first pass yield,简称FPY)是指通过测试的百分比。行业已不再用这个指标去衡量生产质量。测试覆盖率是0%就意味着初通率为100%。但这就引来了另一个问题——通过了测试的PCB就一定是优良的吗?
从实践经验来看,所有失效的产品都是真的有问题吗?同样,所有发运出的产品都没有问题吗?这两个问题的答案都是否定的。我们不能在不了解测试覆盖率的前提下妄下结论。
“逃逸率”是指代表发运交付到终端客户手中并因现场使用失效而退回的有故障产品,这是关键指标。最终,终端用户是根据“逃逸率”情况来衡量产品的最终质量。如果在系统测试时PCBA出现了问题,就是出现了逃逸,要计入逃逸率,而该指标通常要比预期的高很多。

640 (3)

 

出现这种状况的原因分为两种:
· 每百万次采样数的缺陷率(defect parts per million opportunities,DPMO)比预期的要高
· 综合覆盖率低于最优覆盖率
之所以会出现不当DPMO值可能是因为缺陷追踪能力受限或根本原因分析有误。覆盖率低于预期的情况也可能是因为使用了不当的覆盖指标,例如混淆了测试可达性和可测试性。
降低逃逸率的关键是完全了解测试覆盖率。通过使用工具来了解测试覆盖率,并确定需要弥补的测试覆盖率差距,用户将能够尽可能地减少逃逸率,并在这样做的过程中减少现场退货量,即不合格产品数量,防止这些产品被发运出去。
有时,公司需要购买工具实现这一目标,但他们需要用投资回报率(return on investment ,简称ROI)证明这样做的必要性。为了证明这样做可以减少发运出厂的不合格产品数量并不难。从时间、材料和声誉等方面来看,退货产品对每个公司而言成本都是非常高的。因此减少退回的产品能节约大量成本,并容易证明购买工具可以帮助降低逃逸率,从而减少不合格产品数量。
我们必须能够根据任何测试策略(无论是电气测试、光学测试、X射线测试还是功能测试等)的相关指标来衡量测试的有效性。
如上所述,了解制造流程情况以及避免不合格品出厂的关键是有很好的衡量测试覆盖率标准。我们必须能够根据任何测试策略的相关指标来衡量测试的有效性,无论是电气、光学、X射线还是功能测试等。我们需要考虑缺陷范围内的所有可能,包括缺失元件、数值错误、对准有误、不正确的极性、元件受损、开路、短路、焊料不足和焊料过量。我们必须制定能够检测这些缺陷的测试策略。检测缺陷的能力可以由覆盖面来表示,使得每个缺陷类别都有与其对应的覆盖率度量指标。表1详细列出了Philips Research(MPS)、ASTER Technologies(PPVSF)、Keysight(PCOLA/SOQ)和iNEMI PCOLA/SOQ/FAM定义的行业标准指标。

640 (4)

这些指标可以预估出每个唯一的测试策略或测试策略组合的理论覆盖率或实际覆盖率。没有单一的测试策略可以检测出所有的PCB缺陷。互补测试策略组合可实现必要且适当的整体测试覆盖率。
计算测试覆盖率时,重要的是要考虑反映当前制程的DPMO。通过这种方式,可以调整测试覆盖范围,以便在制造过程中对出现缺陷的位置提供更好的测试覆盖。
工业4.0:形成闭环
工业4.0理念的重点是为确定存在问题的地方并促进补救措施提供闭环。这是通过测量实际测试覆盖率并将其与理论模型对比来完成的,以确保合规性并了解差距。例如,预期的测试覆盖率和实际的测试覆盖率之间可能出现差异,这是因为测试开发和PCBA制造任务都外包了出去。OEM必须完全了解其供应商的能力,否则很有可能制造出不合格产品并将其发运给终端客户。高逃逸率可能直接导致“未发现故障”的不合格品数量剧增。完成后的调试测试程序应反映OEM定义的预估覆盖率要求。
一个产品通过一条测试线,一步一步地检测特定类型的缺陷。生产信息存储在集中式数据库中,用于追溯。通过工业4.0,来自各种设备的原始数据聚合在一起,构建及可视化全面的信息,帮助人们了解缺陷范围。
每百万次缺陷(defect per million ,简称DPM)和DPMO都用于确定待测单元(unit under test,简称UUT)的整体质量,该数据由所检测的样品数量产生。DPM是衡量生产质量的指标,代表有多少不合格品从制造过程中流出。DPMO是衡量性能的指标,表示制造缺陷类型发生的次数。DPMO也是制造工艺需要改进的指标。
测试策略和缺陷的发生应该联系起来,以便改进后的测试覆盖率可以针对频繁发生的缺陷。没有覆盖到永远不会发生的缺陷,对最终产品质量不会产生真正的影响。
总结
TestWay软件工具使用数字仿真技术创建了实体世界的虚拟副本(数字孪生)。利用这种技术,人们可以在虚拟世界中假设情景,以确定最佳实际流程,使用理论结果来控制真实的物理世界。在车间实施测试程序,很有必要读取实际测试覆盖率并与仿真结果进行对比,了解差异并采取适当的措施。该EMS 4.0工作流程有助于缩短上市时间、降低成本和提高质量。
设计、测试、OEM及EMS公司努力在正确的时间提供DFT,如果将TestWay等工具集成于设计到生产的流程中,将有助于构建可测试的产品,从而制造出优质的产品。TestWay工具充分利用了工业4.0准则,如数字孪生和DPMO的大数据分析来实现预期结果。通过减少不合格产品(提高测试覆盖率和降低流出率)以及减少不同测试策略之间的重叠部分从而节省成本(如果没有工具来识别这一点,通常无法知道存在测试重叠),有助于上述软件工具的购买者节约成本、提高投资回报率。

更多内容可点击这里查看,文章发表于《PCB007中国线上杂志》12月号更多精彩原创内容,欢迎关注“PCB007中文线上杂志”公众号。

 

标签:
#PCB  #EMS  #Design  #设计  #测试与检验  #工业4.0  #可测试性设计 

需要寻找PCB供应商?

The PCB List祝您快速简便地找到符合您电子制造要求的印制电路板供应商。拥有超过2000家认证厂商的资料!

  About

IConnect007.com是专注于印制电路板(PCB)、电子制造服务(EMS)和印刷电路板设计行业的实时在线杂志。服务于全球以及中国市场多年,发布了超过100000篇新闻、专业文章,提供行业展会实时在线报道,是电子制造领域的行业资讯领导者