随着球栅阵列封装(ball grid array，简称BGA)的间距从1.0mm减小到0.8mm、0.4mm甚至更小，元件封装行业的技术发展显而易见，与此同时，这些部件相关的密集电路的扇出和布线变得越来越难。目前，通常使用高密度互连(high-density interconnect，简称HDI)方法来完成这些部件的扇出，通过减成法蚀刻工艺和导通孔构建出最细的走线，实现PCB内层的连接或逃逸。
现在，可通过新的制造工艺来解决布线难题。加成法及半加成法工艺能轻松且可靠地制造出0.075mm以下的线宽、线距。这种技术带来新的挑战，工程师和设计师需要了解清楚标准减成法工艺和新加成法工艺的区别、两种工艺对走线阻抗的不同设计要求，以及更密集的布线对信号完整性的影响。
对比减成法工艺与加成法工艺
先从简单的宏观视角来比较这两种工艺。减成法工艺从已经层压了具有一定厚度铜基层的基板开始制造PCB，然后通过化学电镀将铜沉积到电路板的外层，包括钻孔和导通孔内。随后施加设计图形，用抗蚀剂电镀暴露的走线和导通孔，再进行蚀刻。要蚀刻去除没有电路图形区域上的铜，这是减成法工艺的工序，也是其局限工序。因为如果垂直向下蚀刻铜，蚀刻剂也会在施加的设计图形下方沿着水平方向蚀刻去除铜。从剖面看，减成法工艺形成的走线呈梯形。一个比较严重的隐患在于如果走线高度是宽度的一半，那么可能会蚀刻去除走线。
而加成法工艺类似于3D打印。PCB的构建从没有铜的层压板材料开始，在化学镀铜的薄种子层或薄层压铜箔上“积层”走线。加成法工艺不仅能使线宽、线距减小到0.010mm，还能使走线剖面呈矩形。
正是有了这种制造工艺，形成了完整的走线，关注点就转至走线阻抗。根据计算得出的阻抗，最终值基于形成的走线宽度及走线距其参考返回路径的高度。不论结构是带状线还是微带线，当然都会产生一些影响。一般的减成法蚀刻工艺通过在走线与其返回路径面之间采用0.050mm厚介质材料，能轻松形成阻抗为50Ω、宽度为0.075mm的走线。可是一旦我们需要像使用加成法工艺那样制造小于0.050mm的走线，减成法蚀刻工艺就很难满足需求了，而且介质材料的厚度也要进一步减小，才能保持50Ω的阻抗。这就是问题所在。如果市场上有超薄材料，供应也会非常专有，成本非常高。
尽管转而采用共面波导方法可以略微改善走线阻抗，但介质材料厚度对最终阻抗仍起到关键作用。
对信号完整性的影响
为了全面概述加成法设计，我们需要衡量这类设计对信号完整性的影响。之所以要使用这种微型走线是为了能够增加设计的密度并协助布放密集的元件。随着走线宽度减少到微型级，要提高在更小区域内布更多走线的能力。通过阻抗测试了解到，由于介质材料厚度的限制，铜层距返回路径的距离仍与之前相同。这就意味着最终信号流经走线所产生的场大小还与之前相同，但为了增加设计密度，已使场内相邻走线的距离更近了。
这就很容易得出结论：增加布线密度只会增加出现串扰和其他信号完整性问题的可能性。为了克服可能的串扰问题，需要尽可能将走线分布在更广的区域内，且要使返回路径尽可能离走线很近。如果想使走线靠得更近，则需要通过扇出的方式尽可能减少平行的方向。还有，需要将属于同一界面的走线组合到一起，这将有助于加强抗噪性。
设计师、工程师在了解了这些知识后，要如何在设计中采用这种新型制造工艺？首先要做的事情就是与制造商沟通。现在市场上有不同的加成法工艺，例如A-SAP™(Averatek公司的半加成法工艺)和mSAP（改良型半加成法工艺）。从走线宽度到走线高度的加工，每种方法都有各自的潜力，所以了解制造商的制造能力之后才能设计出恰当的技术指标。现在，加成法设计可以实现更宽的走线，就像减成法工艺也能实现低于0.075mm的走线一样。制造商的制造能力界定了能实现的最小走线宽度，而0.075mm的走线宽度就是考虑转而采用加成法设计技术的转折点。
根据经验来看，用加成法工艺构建走线的设计最适合密度大或微型元件封装的扇出。这种技术可以在不需要增加PCB层数的前提下接触到更多元件引脚，从而用更低的成本生产出更可靠的PCB。但需要关注的是封装区域内，但凡可以不受限制地进行布线，线宽度及线距都应该增加。因此，允许PCB上大部分常规走线之间还有封装区域内小的扇出区域的阻抗略微不匹配。
新的布线方式
在对加成法PCB布线时，设计师可能要转变思维模式，不能再用传统的布线方法。一般情况下，当设计中规定了PCB的外形、叠层和限制因素之后，每个区块或部分都会被放置、布线到PCB的外层，利用PCB的内层来尽可能多地连接不同的布线区域。使用加成法设计之后，就可以利用共面波导来增加PCB外层的布线密度，充分利用每层，进而减少板层和导通孔数量。
结论
与传统的减成法蚀刻工艺相比，加成法工艺和半加成法工艺有诸多优势。其中包括可以构建0.010mm的线宽、线距，不仅比任何减成法工艺构建的线宽、线距要细得多，而且还能形成垂直剖面的走线。密度增加也意味着串扰增强以及其他信号完整性问题增多。
加成法及半加成法很可能会成为更加主流的工艺。所有设计师或设计工程师只需稍作规划，就能设计出用加成法工艺制造的PCB。
更多内容可点击这里查看，文章发表于《PCB007中国线上杂志》22年5月号，更多精彩原创内容，欢迎关注“PCB007中文线上杂志”公众号。
